Selipar JK ialah blok binaan asas dalam elektronik digital, digunakan secara meluas untuk penyimpanan data, kaunter dan reka bentuk logik berjujukan. Ia mengatasi batasan flip-flop SR dengan menghapuskan keadaan tidak sah dan menyediakan fungsi kawalan yang fleksibel seperti Set, Reset, Hold dan Toggle. Artikel ini menerangkan prinsip kerjanya, struktur dalaman, jadual kebenaran, jenis, aplikasi dan penggunaan praktikal.
Gambaran Keseluruhan JK Flip-Flop
Selipar JK ialah litar logik jujukan dwistabil yang menyimpan satu bit data menggunakan dua keadaan stabil. Ia mempunyai dua input (J untuk Set, K untuk Tetapan Semula), dua output (Q dan Q′), dan input jam (CLK). Input Pratetap (PR) dan Clear (CLR) pilihan membolehkan kawalan tak segerak.
Selipar JK menyokong dua mod operasi:
• Mod segerak – Output berubah hanya pada input jam.
• Mod tak segerak – Pratetap dan Jelas mengatasi jam dan memaksa output berubah serta-merta.
Tidak seperti selipar SR, selipar JK mengelakkan keadaan tidak sah. Apabila J = K = 1, ia melakukan operasi togol, output bertukar pada setiap nadi jam disebabkan oleh maklum balas dalaman.
Jadual Kebenaran dan Jadual Negeri JK Flip-Flop
Jadual Kebenaran (dengan Input Tak Segerak)
Jadual ini menunjukkan cara output bertindak balas kepada input berjam dan keadaan pratetap/jelas tak segerak.
| PR | CLR | CLK | J | K | S(n+1) | Operasi |
|---|---|---|---|---|---|---|
| 0 | 1 | X | X | X | 1 | Set Tak Segerak |
| 1 | 0 | X | X | X | 0 | Tetapan Semula Tak Segerak |
| 1 | 1 | 0 | X | X | Qn | Tiada Perubahan |
| 1 | 1 | ↑ | 0 | 0 | Qn | Tahan |
| 1 | 1 | ↑ | 1 | 0 | 1 | Set |
| 1 | 1 | ↑ | 0 | 1 | 0 | Tetapkan semula |
| 1 | 1 | ↑ | 1 | 1 | Soalan | Togol |
Jadual Negeri (Jadual Ciri dan Pengujaan)
Jadual kebenaran boleh dipermudahkan kepada dua jadual keadaan penting yang digunakan dalam reka bentuk dan analisis.
Jadual Ciri
Mentakrifkan output keadaan seterusnya berdasarkan input dan keadaan semasa.
| J | K | S(n) | S(n+1) |
|---|---|---|---|
| 0 | 0 | Qn | Qn (Tahan) |
| 1 | 0 | Qn | 1 (Set) |
| 0 | 1 | Qn | 0 (Tetapkan semula) |
| 1 | 1 | Qn | Q̅n (Togol) |
Persamaan Ciri:
S(n+1) = J· Q̅n + K̅· Qn
Jadual Pengujaan
Mentakrifkan input yang diperlukan (J, K) untuk mencapai peralihan tertentu.
| S(n) | S(n+1) | J | K |
|---|---|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |
(X = tidak peduli)
Gambar rajah blok JK Flip-Flop
Gambar rajah blok selipar JK menunjukkan cara input utama dan maklum balas dalamannya berinteraksi untuk mengawal outputnya. Input J dan K menentukan tindakan set dan tetapan semula, membolehkan output menyimpan atau menukar keadaan berdasarkan logik input. Isyarat Jam (CLK) menyegerakkan operasi ini supaya perubahan berlaku hanya pada peralihan jam tertentu, memastikan masa yang boleh diramal dalam litar digital.
Sebagai tambahan kepada input utama ini, flip-flop JK juga mungkin termasuk input kawalan tak segerak: Pratetap (PR) dan Clear (CLR). Input ini boleh segera memaksa output kepada logik 1 atau logik 0, tanpa mengira keadaan jam, menjadikannya berguna untuk memulakan litar. Ciri tersendiri flip-flop JK ialah laluan maklum balas dalamannya, di mana output semasa Q disalurkan semula ke dalam rangkaian logik. Maklum balas ini membolehkan tindakan togol apabila kedua-dua J dan K ditetapkan kepada 1, membolehkan output berselang-seli keadaan pada setiap nadi jam.
Simbol Logik JK Flip-Flop & Gambar Rajah Pin
Simbol Logik
Simbol logik menyerlahkan:
• Dua input: J (Set) dan K (Tetapkan Semula)
• Satu input jam dengan penanda pencetus tepi (simbol segi tiga, selalunya dengan gelembung jika aktif-rendah)
• Input tak segerak pilihan: PR (Pratetap) dan CLR (Jelas)
• Dua output: Q dan Q′ (saling melengkapi)
Gambar rajah pin (Contoh: 74LS76 JK Flip-Flop IC)
Gambar rajah pin menunjukkan cara selipar JK dilaksanakan dalam pakej IC seperti DIP-14.
| Nombor Pin | Nama Pin | Penerangan |
|---|---|---|
| 1 | CLR₁ | Jelas Tak Segerak (Aktif RENDAH) untuk Selipar 1 |
| 2 | K₁ | Input K untuk Flip-Flop 1 |
| 3 | J₁ | Input J untuk Selipar 1 |
| 4 | CLK₁ | Input Jam untuk Flip-Flop 1 |
| 5 | PR₁ | Pratetap tak segerak (aktif LOW) untuk Flip-Flop 1 |
| 6 | S₁ | Output Q untuk Flip-Flop 1 |
| 7 | GND | Tanah |
| 8 | S₂ | Output Q untuk Flip-Flop 2 |
| 9 | PR₂ | Pratetap tak segerak (Aktif RENDAH) untuk Flip-Flop 2 |
| 10 | CLK₂ | Input Jam untuk Flip-Flop 2 |
| 11 | J₂ | Input J untuk Flip-Flop 2 |
| 12 | K₂ | Input K untuk Flip-Flop 2 |
| 13 | CLR₂ | Asynchronous Clear (Active LOW) untuk Flip-Flop 2 |
| 14 | VCC | Voltan Bekalan Positif |
Selipar Tuan-Hamba JK
Cabaran biasa dalam selipar JK ialah keadaan perlumbaan, yang berlaku apabila kedua-dua input TINGGI (J = K = 1) dan nadi jam kekal TINGGI cukup lama untuk output bertukar berulang kali dalam satu kitaran. Ini membawa kepada tingkah laku yang tidak stabil.
Konfigurasi Master–Slave memastikan hanya satu perubahan output setiap nadi jam dan menghalang ayunan yang tidak diingini walaupun J = K = 1. Kaedah ini mengawal masalah perlumbaan dengan membahagikan operasi kepada dua peringkat: Master bertindak balas apabila CLK = TINGGI, dan Slave mengemas kini apabila CLK = RENDAH.
Untuk kaedah kawalan jam yang lebih maju yang turut menghalang perlumbaan, lihat Bahagian 9 (Kaedah Pencetus).
Kaedah Pencetusan JK Flip-Flop
Selipar JK langsung menggunakan jam yang dicetuskan aras boleh mengalami isu yang dipanggil perlumbaan, yang berlaku apabila J = K = 1 manakala jam kekal TINGGI cukup lama untuk output bertukar berulang kali dalam satu nadi jam. Ini membawa kepada operasi yang tidak stabil.
Untuk menghapuskan isu ini, dua strategi pencetus digunakan:
| Jenis Pencetus | Penerangan | Pencegahan Perlumbaan | Kegunaan |
|---|---|---|---|
| Tuan-Hamba JK | Dua selak melata; Tuan aktif pada jam TINGGI, Hamba pada RENDAH | Hadkan togol kepada sekali setiap kitaran | Litar pendidikan, kelajuan sederhana |
| JK Dicetuskan Tepi | Menangkap input hanya pada ↑ atau ↓ tepi jam | Menghapuskan perlumbaan sepenuhnya | Sistem segerak moden |
Jadual Tingkah Laku Tepi Jam
| Tepi Jam | J | K | S(n+1) |
|---|---|---|---|
| Tiada kelebihan | X | X | Qn (Tahan) |
| ↑ atau ↓ | 0 | 0 | Qn |
| ↑ atau ↓ | 1 | 0 | 1 (Set) |
| ↑ atau ↓ | 0 | 1 | 0 (Tetapkan semula) |
| ↑ atau ↓ | 1 | 1 | Q̅n (Togol) |
Selipar JK yang dicetuskan tepi mendominasi reka bentuk digital praktikal kerana ia memastikan peralihan yang bersih dan keserasian dengan seni bina jam segerak.
Gambar rajah masa JK Flip-Flop
Gambar rajah masa menunjukkan bagaimana output flip-flop JK berubah sebagai tindak balas kepada variasi dalam jam (CLK) dan isyarat input (J dan K) dari semasa ke semasa. Ia adalah alat yang berharga untuk memahami tingkah laku selipar dalam litar segerak.
Semasa setiap tepi jam aktif (biasanya tepi menaik, ↑), flip-flop mengambil sampel input dan mengemas kini output Q mengikut peraturan ini:
• J = 0, K = 0 → Keadaan tahan (output kekal tidak berubah)
• J = 1, K = 0 → Set (Q menjadi 1)
• J = 0, K = 1 → Tetapkan Semula (Q menjadi 0)
• J = 1, K = 1 → Togol (Q bertukar kepada nilai bertentangan)
Gambar rajah pemasaan flip-flop JK biasa termasuk:
• Bentuk gelombang jam (CLK) – mentakrifkan apabila kemas kini output berlaku
• Isyarat input (J dan K) – tunjukkan keadaan input dari semasa ke semasa
• Isyarat keluaran (Q dan Q′) – memaparkan peralihan keadaan dengan jelas berdasarkan input dan jam
Gambar rajah ini membantu menggambarkan urutan perubahan keadaan, menjadikannya lebih mudah untuk menganalisis isu masa, mengesahkan tingkah laku segerak dan memahami keperluan persediaan dan masa pegangan dalam reka bentuk digital.
JK Flip-Flop Menggunakan NAND Gates
Selipar JK boleh dibina menggunakan pintu NAND asas, yang mendedahkan cara peranti berfungsi secara dalaman di peringkat pintu. Pelaksanaan ini biasanya digunakan dalam pendidikan logik digital kerana ia menunjukkan cara maklum balas dan kawalan jam berfungsi untuk mencipta litar berjujukan yang stabil.
Logik dalaman dibina menggunakan:
• Dua pintu NAND gandingan silang yang membentuk selak dwistabil asas.
• Dua pintu NAND tambahan untuk memproses input J dan K bersama-sama dengan maklum balas output sebelumnya.
• Pintu NAND terkawal jam yang membolehkan perubahan keadaan hanya apabila isyarat jam aktif, memastikan operasi segerak.
Tingkah Laku Berfungsi
• Logik maklum balas menghalang keadaan tidak sah – Tidak seperti selak SR, konfigurasi JK mengendalikan semua kombinasi input dengan selamat.
• Togol tindakan untuk J = K = 1 – Maklum balas dalaman menggantikan keadaan output pada setiap nadi jam aktif.
• Operasi segerak – Input jam memastikan output berubah hanya pada masa yang ditentukan, membolehkan penyepaduan dengan litar logik berjujukan lain.
Pembinaan peringkat pintu ini membantu menjelaskan mengapa selipar JK dianggap universal dan boleh dipercayai. Walau bagaimanapun, disebabkan strukturnya yang agak kompleks dan kelewatan penyebaran, sistem digital praktikal biasanya menggunakan selipar JK yang dicetuskan tepi atau versi IC bersepadu dan bukannya membinanya dari pintu diskret.
Walaupun flip-flop JK peringkat pintu menerangkan logik dalaman, sistem digital praktikal juga mesti menangani isu masa seperti perlumbaan. Ini membawa kepada teknik pencetus yang lebih baik yang dibincangkan seterusnya.
IC Selipar JK Popular
Selipar JK boleh didapati sebagai litar bersepadu (IC) dalam kedua-dua keluarga TTL (Transistor-Transistor Logic) dan CMOS. IC ini biasanya digunakan dalam kaunter, pembahagi frekuensi, daftar anjakan dan litar kawalan memori.
| Nombor Kad Pengenalan | Keluarga Logik | Penerangan |
|---|---|---|
| 74LS73 | TTL | Selipar dwi JK dengan Clear tak segerak; Digunakan dalam aplikasi logik jujukan asas |
| 74LS76 | TTL | Selipar dwi JK dengan Pratetap tak segerak dan Jelas; membenarkan kawalan luaran keadaan awal |
| 74LS107 | TTL | Selipar dwi JK dengan keupayaan aktif-rendah Clear dan togol; sesuai untuk kaunter bahagikan dengan 2 |
| CD4027B | CMOS | Selipar dwi JK dengan Set dan Reset; Menawarkan penggunaan kuasa rendah dan julat voltan yang luas |
Aplikasi Selipar JK
Selipar JK digunakan secara meluas kerana ia boleh berfungsi sebagai elemen memori, peranti togol dan kaunter segerak. Aplikasi biasa termasuk:
• Pembahagian Frekuensi dan Kaunter – Bahagikan kekerapan jam dengan 2 dalam mod togol
• Daftar Anjakan – Digunakan dalam penukaran data bersiri–selari
• Mesin Negeri (FSM) – Logik jujukan kawalan dalam sistem digital
• Penyaman Isyarat – Suis mekanikal demantul
• Pembentukan Nadi Jam – Menjana isyarat gelombang persegi
Perbandingan Selipar JK Flip-Flop vs SR, D dan T
| Ciri-ciri | JK Selipar | Selipar SR | D Selipar | T Selipar |
|---|---|---|---|---|
| Input | J, K | S, R | D | T |
| Negeri Tidak Sah | Tiada | S=R=1 tidak sah | Tiada | Tiada |
| Mod Operasi | Tetapkan, Tetapkan Semula, Togol | Tetapkan, Tetapkan Semula | Pemindahan Data | Togol sahaja |
| Kes Penggunaan | Kaunter, Daftar | Selak mudah | Memori, Daftar Anjakan | Kaunter |
| Kerumitan | Sederhana | Mudah | Mudah | Sangat mudah |
| Sokongan Pencetus Edge | Ya | Ya | Ya | Ya |
Selipar JK adalah yang paling fleksibel di antara semua selipar. Ia boleh mensimulasikan fungsi selipar SR, D dan T dan digunakan secara meluas dalam kaunter dan litar kawalan digital.
Penyelesaian masalah dan kesilapan reka bentuk biasa
| Isu Biasa | Penerangan | Penyelesaian |
|---|---|---|
| Ralat penyegerakan jam | Berbilang selipar menggunakan jam yang tidak disegerakkan menyebabkan ketidakpadanan masa | Gunakan satu sumber jam global** |
| Bunyi input atau lantunan suis | Input bising atau suis mekanikal menyebabkan pencetus palsu | Tambah litar debouncing atau penapis RC |
| Pin Pratetap Terapung/Jelas (PR/CLR) | Input tak segerak yang tidak bersambung menyebabkan output yang tidak dapat diramalkan | Ikat PR/CLR yang tidak digunakan pada tahap logik yang ditentukan |
| Pelanggaran masa persediaan dan penahanan | Menukar J/K terlalu dekat dengan peralihan jam membawa kepada metastabilitas | Pastikan input stabil sebelum dan selepas tepi jam |
Kesimpulannya
Selipar JK kekal sebagai peranti serba boleh dan boleh dipercayai dalam sistem digital moden kerana keupayaannya untuk menukar keadaan dan mengendalikan operasi segerak dan tak segerak. Sama ada dilaksanakan menggunakan pintu logik atau litar bersepadu, ia digunakan dalam kaunter, daftar dan litar kawalan. Memahami tingkah laku dan masanya membantu anda mereka bentuk aplikasi logik jujukan yang stabil dan cekap.
Soalan Lazim [Soalan Lazim]
Mengapakah selipar JK dipanggil "selipar sejagat"?
Selipar JK dipanggil selipar sejagat kerana ia boleh melaksanakan fungsi selipar SR, D dan T dengan hanya mengkonfigurasi input J dan Knya. Ini menjadikannya boleh disesuaikan untuk pelbagai aplikasi logik berjujukan.
Apakah perbezaan utama antara selipar JK yang dicetuskan tahap dan yang dicetuskan tepi?
Selipar JK yang dicetuskan tahap bertindak balas kepada keseluruhan tahap TINGGI atau RENDAH nadi jam, manakala selipar JK yang dicetuskan tepi mengemas kini outputnya hanya pada tepi naik atau turun, mengelakkan isu perlumbaan.
Bagaimanakah anda menukar selipar JK kepada selipar D?
Selipar JK boleh berfungsi seperti selipar D dengan menyambungkan J = D dan K = D′. Ini memaksa output untuk mengikuti input, meniru tingkah laku pemindahan data flip-flop D.
Apakah yang menyebabkan metastabilitas dalam selipar JK?
Metastabilitas berlaku apabila input J dan K berubah terlalu dekat dengan peralihan jam, melanggar persediaan atau masa tahan. Ini boleh mengakibatkan keadaan keluaran yang tidak dapat diramalkan atau berayun.
Bolehkah selipar JK digunakan untuk pembahagian frekuensi?
Ya. Apabila kedua-dua input J dan K diikat TINGGI (J = K = 1), flip-flop JK menogol outputnya pada setiap nadi jam. Ini membahagikan kekerapan jam dengan 2, menjadikannya berguna dalam kaunter digital dan pembahagi frekuensi.