Dengan menggunakan struktur berbentuk sirip tiga dimensi, teknologi FinFET mengatasi had kebocoran dan prestasi MOSFET satah tradisional. Dengan kawalan elektrostatik yang unggul, kebolehskalaan tinggi dan kecekapan tenaga, FinFET telah menjadi asas pemproses canggih, peranti mudah alih dan sistem pengkomputeran berprestasi tinggi hari ini.
Gambaran Keseluruhan FinFET
FinFET (Fin Field-Effect Transistor) ialah transistor tiga dimensi atau bukan satah yang direka untuk litar bersepadu moden. Ia mempunyai badan silikon nipis berbentuk sirip yang berfungsi sebagai saluran utama untuk aliran arus. Pintu membungkus sirip, memberikan kawalan yang lebih baik ke atas arus dan mengurangkan kebocoran dengan ketara berbanding MOSFET satah tradisional. Secara fungsional, FinFET berfungsi sebagai suis dan penguat, menguruskan aliran arus antara terminal sumber dan longkang untuk memastikan kecekapan dan prestasi tinggi dalam peranti elektronik canggih.
Struktur FinFET
FinFET mempunyai struktur 3D tersendiri yang diperbuat daripada empat komponen utama:
• Sirip: Rabung silikon menegak yang membentuk saluran pengaliran utama. Ketinggian dan ketebalannya menentukan kapasiti semasa. Berbilang sirip boleh diletakkan selari untuk meningkatkan kekuatan pemacu.
• Pintu: Elektrod logam yang melilit sirip pada tiga sisi (atas + dua dinding sisi), memberikan kawalan unggul ke atas saluran.
• Sumber dan Longkang: Kawasan yang banyak didoping di kedua-dua hujung sirip di mana arus masuk dan keluar. Reka bentuk mereka mempengaruhi rintangan dan prestasi pensuisan.
• Substrat (Badan): Lapisan silikon asas yang menyokong sirip, membantu kestabilan mekanikal dan pelesapan haba.
Geometri pintu bungkus ini memberikan FinFET kecekapan luar biasa dan kebocoran yang rendah, membentuk asas untuk nod semikonduktor paling maju hari ini (teknologi 7 nm, 5 nm dan 3 nm).
Proses Fabrikasi FinFET
FinFET dibina menggunakan teknik CMOS lanjutan dengan langkah tambahan untuk sirip menegak dan struktur tiga pintu.
Proses Dipermudahkan:
• Pembentukan Sirip: Sirip silikon bercorak diukir. Ketinggian (H) dan lebar (T) mereka menentukan arus pemacu.
• Pembentukan Timbunan Pintu: Pintu dielektrik κ tinggi (cth, HfO₂) dan logam (cth, TiN, W) didepositkan untuk membalut sirip.
• Pembentukan Spacer: Spacer dielektrik mengasingkan pintu dan menentukan kawasan sumber/longkang.
• Implantasi Sumber–Longkang: Dopan diperkenalkan dan diaktifkan melalui penyepuhlindapan haba.
• Silicidation & Kenalan: Logam seperti nikel membentuk kenalan rintangan rendah.
• Metalisasi: Sambungan logam berbilang peringkat (Cu atau Al) melengkapkan litar, selalunya menggunakan litografi EUV untuk nod sub-5 nm.
• Faedah: Fabrikasi FinFET mencapai kawalan pintu yang ketat, kebocoran rendah dan penskalaan melebihi had transistor satah.
Mengira Lebar Transistor FinFET dan Kuantisasi Berbilang Sirip
Lebar berkesan (W) FinFET menentukan jumlah arus yang boleh didorong, secara langsung mempengaruhi prestasi dan kecekapan kuasanya. Tidak seperti MOSFET satah, di mana lebar sama dengan dimensi saluran fizikal, geometri 3D FinFET memerlukan perakaunan untuk semua permukaan konduktif di sekeliling sirip.
| Jenis | Formula | Penerangan |
|---|---|---|
| FinFET Dua Gerbang | W = 2H | Arus mengalir melalui dua permukaan pintu menegak (dinding sisi kiri + kanan). |
| Tri-Gate FinFET | W = 2H + T | Arus mengalir melalui tiga permukaan - kedua-dua dinding sisi dan bahagian atas sirip - menghasilkan arus pemacu yang lebih tinggi. |
Mana:
• H = ketinggian sirip
• T = ketebalan sirip
• L = panjang pintu
Dengan melaraskan nisbah W/L, tingkah laku FinFET boleh dioptimumkan:
• Meningkatkan W → lebih banyak arus pemacu dan pensuisan yang lebih pantas (tetapi kuasa dan kawasan yang lebih tinggi).
• Mengurangkan W → kebocoran yang lebih rendah dan jejak yang lebih kecil (sesuai untuk litar kuasa rendah).
Kuantisasi Berbilang Sirip
Setiap sirip dalam FinFET bertindak sebagai saluran pengaliran diskret, menyumbang jumlah arus pemacu yang tetap. Untuk mencapai kekuatan keluaran yang lebih tinggi, berbilang sirip disambungkan secara selari — konsep yang dikenali sebagai kuantisasi berbilang sirip.
Jumlah lebar berkesan ialah:
Wtotal=N×Wfin
di mana N ialah bilangan sirip.
Ini bermakna lebar FinFET dikuantiti, bukan berterusan seperti dalam MOSFET satah. Pereka bentuk tidak boleh memilih lebar sewenang-wenangnya tetapi mesti memilih gandaan integer sirip (1-sirip, 2-sirip, 3-sirip, dll.).
Kuantisasi ini secara langsung menjejaskan fleksibiliti reka bentuk litar, penskalaan semasa dan kecekapan susun atur. (Untuk peraturan reka bentuk, padang sirip dan implikasi susun atur, lihat Bahagian 9: Pertimbangan Reka Bentuk FinFET.)
Ciri-ciri Elektrik FinFET
| Parameter | Julat Biasa | Nota |
|---|---|---|
| Voltan Ambang (Vth) | \~0.2 V – 0.5 V | Lebih rendah dan lebih boleh ditala daripada MOSFET satah, membolehkan kawalan yang lebih baik pada nod yang lebih kecil (cth, 14 nm, 7 nm). |
| Cerun Subthreshold (S) | 60 – 70 mV/dis | Cerun yang lebih curam = pensuisan yang lebih pantas dan kawalan saluran pendek yang lebih baik. |
| Arus Longkang (Id) | 0.5 – 1.5 mA/μm | Pemacu arus yang lebih tinggi setiap lebar unit berbanding MOSFET pada berat sebelah yang sama. |
| Transkonduktansi (gm) | 1–3 mS/μm | FinFET memberikan keuntungan yang lebih kukuh dan peralihan yang lebih pantas untuk logik berkelajuan tinggi. |
| Arus Kebocoran (Ileak) | 1 – 10 nA/μm | Sangat berkurangan berbanding FET planar kerana kawalan saluran 3D. |
| Nisbah Hidup/Mati (Ion/Ioff) | 10⁵ – 10⁷ | Membolehkan operasi logik yang cekap dan kuasa siap sedia yang rendah. |
| Rintangan Keluaran (ro) | Tinggi (julat 100 kΩ – MΩ) | Meningkatkan faktor penguatan dan keuntungan voltan. |
Perbezaan FinFET dan MOSFET
FinFET berkembang daripada MOSFET untuk mengatasi isu prestasi dan kebocoran apabila saiz transistor memasuki julat nanometer. Jadual di bawah meringkaskan perbezaan utama mereka:
| Ciri-ciri | MOSFET | FinFET |
|---|---|---|
| Jenis Pintu | Pintu tunggal (mengawal satu permukaan saluran) | Berbilang pintu (mengawal berbilang sisi sirip) |
| Struktur | Planar, rata pada substrat silikon | 3D, dengan sirip menegak memanjang dari substrat |
| Penggunaan Kuasa | Lebih tinggi disebabkan oleh arus kebocoran | Lebih rendah, terima kasih kepada kawalan pintu yang lebih baik dan mengurangkan kebocoran |
| Kelajuan | Sederhana; Terhad oleh kesan saluran pendek | Lebih pantas; Kawalan elektrostatik yang kuat membolehkan kelajuan pensuisan yang lebih tinggi |
| Kebocoran | Tinggi, terutamanya pada geometri kecil | Sangat rendah, walaupun pada skala submikron dalam |
| Parasit | Kapasitansi dan rintangan yang lebih rendah | Lebih tinggi sedikit disebabkan oleh geometri 3D yang kompleks |
| Keuntungan Voltan | Sederhana | Tinggi, disebabkan oleh pemacu arus yang lebih baik bagi setiap jejak |
| Fabrikasi | Mudah dan kos efektif | Kompleks dan mahal, memerlukan litografi lanjutan |
Klasifikasi FinFET
FinFET biasanya dikelaskan dalam dua cara utama, berdasarkan konfigurasi pintu dan jenis substrat.
Berdasarkan Konfigurasi Pintu
• FinFET Shorted-Gate (SG): Dalam jenis ini, pintu depan dan belakang disambungkan secara elektrik untuk berfungsi sebagai pintu tunggal. Persediaan ini memudahkan reka bentuk dan menyediakan kawalan seragam ke atas saluran. Ia berkelakuan sama seperti transistor konvensional dengan tiga terminal: pintu, sumber dan longkang. SG FinFET mudah dilaksanakan dan sesuai untuk aplikasi standard di mana kawalan saluran yang kuat diperlukan tanpa kerumitan reka bentuk tambahan.
• FinFET Pintu Bebas (IG): Di sini, pintu depan dan belakang dipacu secara berasingan, memberikan pereka bentuk keupayaan untuk memperhalusi voltan ambang dan mengurus pertukaran antara penggunaan kuasa dan prestasi. IG FinFET bertindak sebagai peranti empat terminal, menawarkan lebih fleksibiliti untuk litar berkuasa rendah atau penyesuaian. Satu pintu boleh mengawal aliran arus utama, manakala yang lain boleh berat sebelah saluran untuk meminimumkan kebocoran atau melaraskan kelajuan pensuisan.
Berdasarkan Substrat
• FinFET Pukal: Jenis ini dibuat terus pada substrat silikon standard. Ia lebih mudah dan lebih murah untuk dihasilkan, menjadikannya sesuai untuk pembuatan berskala besar. Walau bagaimanapun, kerana ia tidak mempunyai lapisan penebat di bawah saluran, FinFET pukal biasanya menggunakan lebih banyak kuasa dan mungkin mempunyai kebocoran yang lebih tinggi berbanding jenis lain. Walaupun begitu, keserasian mereka dengan proses CMOS sedia ada menjadikannya menarik untuk pengeluaran semikonduktor arus perdana.
• SOI FinFET (Silicon-on-Insulator): SOI FinFET dibina di atas wafer khas yang merangkumi lapisan nipis silikon yang dipisahkan daripada substrat oleh lapisan oksida yang terkubur. Lapisan penebat ini menyediakan pengasingan elektrik yang sangat baik dan meminimumkan arus kebocoran, yang membawa kepada penggunaan kuasa yang lebih rendah dan prestasi peranti yang lebih baik. Walaupun SOI FinFET lebih mahal untuk dihasilkan, ia memberikan kawalan elektrostatik yang unggul dan sesuai untuk aplikasi berkelajuan tinggi dan cekap tenaga seperti pemproses canggih dan cip komunikasi.
Pertimbangan Reka Bentuk FinFET
Mereka bentuk litar berasaskan FinFET memerlukan perhatian kepada geometri tiga dimensinya, tingkah laku arus terkuantisasi dan ciri terma.
Seni Bina Berbilang Sirip dan Kuantisasi Semasa
FinFET mencapai kekuatan pemacu yang tinggi dengan menyambungkan berbilang sirip secara selari. Setiap sirip menyumbang laluan pengaliran tetap, menghasilkan kenaikan arus berperingkat (dikuantis).
Oleh sebab itu, lebar transistor hanya boleh meningkat dalam unit sirip diskret, mempengaruhi kedua-dua prestasi dan kawasan silikon. Anda mesti mengimbangi bilangan sirip (N) dengan kekangan kuasa, masa dan susun atur. Kuantisasi berbilang sirip menyediakan kebolehskalaan yang sangat baik untuk logik digital tetapi mengehadkan kawalan yang ditala halus dalam aplikasi analog, di mana pelarasan lebar berterusan sering diperlukan.
Penalaan Voltan Ambang (Vth)
Voltan ambang FinFET boleh dilaraskan menggunakan fungsi kerja pintu logam yang berbeza atau profil doping saluran.
• Peranti low-Vth → penukaran yang lebih pantas untuk laluan kritikal prestasi.
• Peranti High-Vth → kebocoran yang lebih rendah untuk kawasan sensitif kuasa.
Fleksibiliti ini membolehkan pengoptimuman prestasi campuran dalam satu cip.
Peraturan Susun atur dan Litografi
Oleh kerana geometri 3D, pic sirip (jarak antara sirip) dan pic pintu ditakrifkan dengan ketat oleh Kit Reka Bentuk Proses (PDK). Litografi lanjutan, seperti EUV (Ultraungu Ekstrem) atau SADP (Corak Berganda Sejajar Diri), memastikan ketepatan skala nano.
Mengikuti peraturan susun atur ini meminimumkan parasit dan menjamin prestasi yang konsisten merentas wafer.
Reka Bentuk Litar Digital lwn Analog
• Litar Digital: FinFET cemerlang di sini kerana kelajuan tinggi, kebocoran rendah dan penjajaran lebar terkuantifikasi dengan reka bentuk sel logik.
• Litar Analog: Kawalan lebar berbutir halus lebih sukar dicapai. Pereka bentuk mengimbangi menggunakan susunan berbilang sirip, penalaan fungsi kerja pintu gerbang atau teknik berat sebelah badan.
Pengurusan Terma
Bentuk 3D padat FinFET boleh memerangkap haba dalam sirip, yang membawa kepada pemanasan sendiri. Untuk memastikan kestabilan dan umur panjang, pereka melaksanakan:
• Vias haba untuk pengaliran haba yang lebih baik,
• Saluran SiGe untuk kekonduksian terma yang lebih baik, dan
• Jarak sirip yang dioptimumkan untuk pengagihan suhu seragam.
Kebaikan dan Keburukan FinFET
Kelebihan
• Penggunaan dan Kebocoran Kuasa yang Lebih Rendah: Pintu dalam FinFET melilit sirip pada berbilang sisi, memberikan kawalan unggul ke atas saluran dan mengurangkan arus kebocoran secara drastik. Ini membolehkan operasi kuasa rendah walaupun pada geometri berskala nanometer.
• Kesan Saluran Pendek Minimum: FinFET menyekat kesan saluran pendek seperti penurunan halangan yang disebabkan oleh longkang (DIBL) dan roll-off ambang, mengekalkan operasi yang stabil walaupun pada panjang saluran yang sangat kecil.
• Kebolehskalaan dan Keuntungan Tinggi: Oleh kerana reka bentuk menegaknya, berbilang sirip boleh disambungkan secara selari untuk meningkatkan pemacu semasa. Ini membolehkan ketumpatan transistor dan kebolehskalaan yang tinggi tanpa mengorbankan prestasi.
• Prestasi Subambang Cemerlang: Cerun subambang FinFET yang curam memastikan penukaran pantas antara keadaan ON dan OFF, menghasilkan kecekapan tenaga yang lebih baik dan penggunaan kuasa siap sedia yang lebih rendah.
• Keperluan Doping Saluran yang Dikurangkan: Tidak seperti MOSFET satah yang sangat bergantung pada doping saluran yang tepat, FinFET mencapai kawalan berkesan terutamanya melalui geometri. Ini mengurangkan turun naik dopan rawak, meningkatkan keseragaman dan hasil.
Kelemahan
• Fabrikasi Kompleks dan Mahal: Seni bina 3D memerlukan teknik litografi lanjutan (EUV atau berbilang corak) dan etsa sirip yang tepat, menjadikan pembuatan lebih mahal dan memakan masa.
• Parasit Lebih Tinggi Sedikit: Sirip menegak dan jarak sempit boleh memperkenalkan kapasitansi dan rintangan parasit tambahan, yang boleh memberi kesan kepada prestasi analog dan kelajuan litar pada frekuensi tinggi.
• Kepekaan Haba: FinFET terdedah kepada pemanasan sendiri kerana pelesapan haba melalui sirip sempit kurang cekap. Ini boleh menjejaskan kebolehpercayaan dan kestabilan peranti jangka panjang jika tidak diuruskan dengan betul.
• Fleksibiliti Kawalan Analog Terhad: Struktur sirip terkuantisasi menyekat pelarasan lebar berbutir halus, menjadikan berat sebelah analog yang tepat dan kawalan lineariti lebih sukar berbanding MOSFET satah.
Aplikasi FinFET
• Telefon pintar, Tablet dan Komputer Riba: FinFET membentuk teras pemproses dan cipset mudah alih hari ini. Kebocoran yang rendah dan kelajuan pensuisan yang tinggi membolehkan peranti menjalankan aplikasi yang berkuasa sambil mengekalkan hayat bateri yang panjang dan penjanaan haba yang minimum.
• IoT dan Peranti Boleh Pakai: Dalam sistem padat seperti jam tangan pintar, penjejak kecergasan dan nod penderia, FinFET membolehkan operasi kuasa ultra rendah, memastikan masa jalan yang lebih lama daripada bateri kecil.
• AI, Pembelajaran Mesin dan Perkakasan Pusat Data: Sistem pengkomputeran berprestasi tinggi bergantung pada FinFET untuk mencapai penyepaduan transistor padat dan kelajuan pemprosesan yang lebih pantas. GPU, pemecut rangkaian saraf dan CPU pelayan menggunakan nod FinFET (seperti 7 nm, 5 nm dan 3 nm) untuk menyampaikan pemprosesan yang lebih tinggi dengan kecekapan kuasa yang lebih baik, berisiko untuk AI dan beban kerja awan.
• Instrumen Diagnostik Perubatan: Peralatan ketepatan seperti sistem pengimejan mudah alih, monitor pesakit dan penganalisis makmal mendapat manfaat daripada pemproses berasaskan FinFET yang menggabungkan prestasi tinggi dengan operasi bunyi rendah yang stabil, digunakan untuk pemprosesan isyarat dan analisis data yang tepat.
• Elektronik Automotif dan Aeroangkasa: FinFET semakin digunakan dalam sistem bantuan pemandu termaju (ADAS), pemproses infotainmen dan elektronik kawalan penerbangan.
• Rangkaian dan Pelayan Berkelajuan Tinggi: Penghala, suis dan stesen pangkalan telekomunikasi menggunakan IC berasaskan FinFET untuk mengendalikan trafik data besar-besaran pada kelajuan gigabit dan terabit.
Masa Depan FinFET
FinFET telah mendorong penskalaan semikonduktor kepada nod 7 nm, 5 nm dan juga 3 nm dengan meningkatkan kawalan pintu dan mengurangkan kebocoran, memanjangkan Undang-undang Moore selama lebih sedekad. Walau bagaimanapun, apabila sirip semakin kecil, isu seperti pengumpulan haba, pemanasan sendiri dan kos pembuatan yang lebih tinggi mengehadkan penskalaan selanjutnya. Untuk menangani cabaran ini, industri beralih ke arah FET Gate-All-Around (GAAFETs) atau transistor lembaran nano, di mana pintu mengelilingi saluran sepenuhnya. Reka bentuk baharu ini menyediakan kawalan elektrostatik yang lebih baik, kebocoran ultra rendah dan menyokong nod sub-3 nm - membuka jalan untuk cip yang lebih pantas dan lebih cekap yang menggerakkan AI, 5G/6G dan pengkomputeran lanjutan.
Kesimpulannya
FinFET telah mentakrifkan semula cara transistor moden mencapai keseimbangan kuasa, prestasi dan saiz, membolehkan penskalaan berterusan ke era 3 nm. Namun, apabila cabaran fabrikasi dan haba muncul, industri kini beralih ke arah FET Gate-All-Around (GAAFETs). Pengganti ini membina legasi FinFET, memacu generasi seterusnya teknologi elektronik ultra-cekap, berkelajuan tinggi dan kecil.
Soalan Lazim [Soalan Lazim]
S1. Bagaimanakah FinFET meningkatkan kecekapan kuasa dalam pemproses?
FinFET mengurangkan arus kebocoran dengan membalut pintu di sekeliling berbilang sisi sirip, memberikan kawalan yang lebih ketat ke atas saluran. Reka bentuk ini meminimumkan kuasa yang terbuang dan membolehkan pemproses beroperasi pada voltan yang lebih rendah tanpa mengorbankan kelajuan, kelebihan utama untuk cip mudah alih dan berprestasi tinggi.
S2. Apakah bahan yang digunakan dalam fabrikasi FinFET?
FinFET biasanya menggunakan dielektrik κ tinggi seperti hafnium oksida (HfO₂) untuk penebat dan pintu logam seperti titanium nitrida (TiN) atau tungsten (W). Bahan-bahan ini meningkatkan kawalan pintu, mengurangkan kebocoran dan menyokong penskalaan yang boleh dipercayai kepada nod proses nanometer.
Soalan 3. Mengapakah FinFET lebih sesuai untuk teknologi 5 nm dan 3 nm?
Struktur 3D mereka menyediakan kawalan elektrostatik yang unggul berbanding MOSFET satah, menghalang kesan saluran pendek walaupun pada geometri yang sangat kecil. Ini menjadikan FinFET stabil dan cekap pada nod submikron dalam seperti 5 nm dan 3 nm.
Soalan 4. Apakah had FinFET dalam reka bentuk litar analog?
FinFET mempunyai lebar saluran yang dikuantiti, ditentukan oleh bilangan sirip, yang mengehadkan penalaan halus arus dan keuntungan. Ini menjadikan pelarasan berat sebelah dan lineariti analog yang tepat lebih sukar daripada dalam transistor satah, yang mempunyai pilihan lebar berterusan.
Soalan 5. Apakah teknologi yang akan menggantikan FinFET dalam cip masa hadapan?
FET Gate-All-Around (GAAFETs) ditetapkan untuk menggantikan FinFET. Dalam GAAFET, pintu pagar menutup saluran sepenuhnya, memberikan kawalan arus yang lebih baik, kebocoran yang lebih rendah dan kebolehskalaan yang lebih baik di bawah 3 nm, sesuai untuk pemproses AI dan 6G generasi akan datang.